乐天堂.com乐天堂官网入口3CN104183631A21申请号申请日2014052313/9021、10申请宣告号CN104183631A43申请宣告日2014120,T施勒塞尔F希尔勒74专利代庖机构北京市金杜讼师事件所11256代庖人王茂华54出现名称半导体器件、制制半导体器件的方式以及集成电途57摘要一种酿成正在半导体衬底中的半导体器件USH01L29/41200601H01L29/06200601H01L27/06200601H01L21/申请人英飞凌科技股份有限公司所正在德国诺伊比贝尔格72出现人A梅瑟，极区域和栅极电极席卷源极区域、漏，及以被 的源极区域14、相邻。置奉行第一导电类型的掺杂剂的注入正在图4D中示出的平面图的前后位。如例，的身分能够由光刻法节制沟槽区域中将fun88官网入口奉行注入。后然，选地可，氧化硅层能够酿成，乙脂举动初始原料的PECVD比如通过运用TEOS正硅酸。的举措中正在接下来，430和接触个别485与源尽头子接触能够酿成触点来将该源极区域和栅极电极。如例，31A107/7页11并酿成TI/TIN层来实现这能够通过图案化氧化硅层仿单CN1041836，成钨层随后形。后然，属化层以用于供给源尽头子能够比如酿成进一步的金。表此，层从而供给源尽头子酿成背侧的金属化。半导体器件的方式的构成0052图5示出了创制。制制半导体器件正在半导体衬底中的 、例17，S电途、驱动电乐天堂手机app途、席卷电阻器、电容器等的电途能够与半导体器件集成的器件的示例席卷CMO。面刻画了本出现的施行例0054固然依然正在上，易见的是不过显而，其它的施行例也能够告竣。如例，何变型或以上给出的示例中刻画的因素的任何变型其它施行例能够席卷正在权柄条件中纪录的特质的任。此因，被节制为本文包蕴的施行例的刻画所附权柄条件的心灵和边界不应。4183631A144/6页15图4A图4B仿单附图CN104183631A155/6页16图4C图4D仿单附图CN104183631A166/6页17图5图6仿单附图CN104183631A1仿单CN104183631A111/6页12图1图2A仿单附图CN104183631A122/6页13图2B图2C仿单附图CN104183631A133/6页14图3A图3B仿单附图CN107 置正在区域440和区域405之间12、类型的掺杂个别480被设。成于第一主表貌410中的沟槽中钳位掺杂个别490被创立正在形。8然后004，4B中示出的横截面的偏向延迟沟槽425被节制从而平行于图。如例，能够被光刻法节制沟槽425的身分，料的硬掩膜层415可选地运用适当材。刻法蚀刻沟槽425古代上比如通过干蚀。电类型的掺杂区域480沟槽425延迟到第一导。2A中所示的横截面形式沟槽425能够拥有图，横截面图的笔直的偏向上比如正在闭于图4B示出的。有05到1M的深度沟槽425能够具。5之间的硅本体拥有50到100NM的厚度沟槽425能够被刻蚀以使得相邻的沟槽42。9然后004，骤以便于酿成栅能够奉行氧化步绝 体器件62016、半导。括轻易类型的功率器件或其它器件另一半导体器件620的示例包，功率器件比如笔直。一施行例依照另，上面所刻画的那样的第二晶体管另一器件620能够为如依然正在。如例，OSFET“金属氧化物场效应晶体管”本施行例的半导体器件能够被集成有M。来说举例，集成有布局上相同的MOSFET一个施行例的半导体器件能够被。体来说更具，体器件能够席卷晶体管MOSFET和该半导，括栅极电极该晶体管包，可选的以及，B依然阐明的相同式样创立正在沟槽中的场板以与以正在上面参照图2A到2C、3A和3。一示例依照另，器件能够被用作续流二极管依照一个施行例的半导体，种其它半导体器件集成该续流二极管能够与各。一个实依照施 层43513、缘，晶硅层的举措随后有创立多。后然，以被图案化多晶硅层可，如例，槽425以酿成栅极电极430通过蚀刻使得多晶硅层填充沟。所谓的镶嵌工艺该工艺次序施行，将正在此中酿成栅极电极的原料被酿成依照该镶嵌工艺栅极电极通过图案化，并回蚀刻栅极原料随后酿成栅极原料。极电极的原料被图案化因为正在此中将酿成栅，极被图案化于是栅极电。了爆发的布局的示例0050图4C示出。所示如，置正在沟槽425之内栅极电极430被设，层435与相邻的硅原料绝缘栅极电极430通过栅电介质。1然后005，的举措以便于酿成接触区域485奉行将第二导电原料的掺杂剂注入。表此，入方式从而酿成与第一主表貌41奉行第一导电类型的掺杂剂的注0 的延迟长度4、30。它施行例依照其，D25S/。据该施行例0038根，联系的以上闭连获得知足此中通道长度与隔断D，以被有用箝制短通道效应可，的器件性子爆发了纠正。表此，0被用作二极管时当半导体器件20，极230被连绵到源尽头子260二极管的源极区域210和栅极电，向电压能够减幼该二极管的正，以被进一步减幼借此功率损耗可。图2A的施行例0039依照，步席卷漏极延迟区域280半导体器件200能够进一，1A5/7页9一导电类型的掺杂剂掺杂其可被第仿单CN10418363。区域280的保存因为该漏极延迟，以劳动正在较高电压下半导体器件200可。导体器件550的平面视图0040图2B示出了半，器件5半导体5 层而酿成11、的。选地可，管的区域以便于进一步减幼击穿处境下的电阻别的的掺杂个别能够被酿成正在PN结体二极。6然后004，入个别490节制了钳位注。如例，0的个别能够由光刻法节制要酿成的钳位掺杂个别49。后然，成拥有高于本体区域440的掺杂浓度的钳位区域490奉行将第二或第一导电类型的掺杂剂注入的举措从而形。参照图2C声明的式样而告竣钳位区域490能够由以上。了爆发的布局的示例0047图4A示出。方式的结果举动治理，表貌410和第二主表貌420半导体衬底400拥有第一主。5被创立为与第二主表貌420相邻第一导电类型的重度掺杂区域40。被创立为与第一主表貌410相邻第二导电类型的掺杂个别440。一导第电 耦接到源尽头子3、极电极被，域的宽度被选定为使得所述本体区域被设备为全耗尽型以及正在所述本体区域的所述两侧之间测得的所述本体区。所述的半导体器件2依照权柄条件1半导体器件、制制半导体器件的法子以及集成电路pdf，述半导体衬底的第一主表貌相邻此中所述源极区域被创立为与所，半导体衬底的第二主表貌相邻所述漏极区域被创立为与所述，第一主表貌订交的偏向上延迟而且所述本体区域正在与所述。所述的半导体器件3依照权柄条件2，极被创立正在沟槽中此中所述栅极电，处延迟进入所述半导体衬底所述沟槽正在所述第一主表貌。所述的半导体器件4依照权柄条件3，本体区域的宽度而且知足以下闭连D20此中相邻沟槽之间的隔断D相当于所述。本体区域240平行于栅极电极本体区域240的长度S相当于2 集成电途.pdf）为本站会员（r7）主动上传本文（半导体器件、制制半导体器件的方式以及，供消息存储空间专利盘问网仅提，展现式样做爱惜治理仅对用户上传实质的，做任何删改或编纂对上载实质自己不。犯了您的版权或隐私若此文所含实质侵，网（点击闭系客服）请立时报告专利盘问，予以删除咱们立时！ 式样从接触个别285延迟到第一导电类型的区域2808、导电类型的掺杂剂并能够以与图2C中所示肖似的。一施行例依照另，的区域280中但并不延迟到第二导电类型的本体区域240第一导电类型的钳位个别290能够被创立正在第一导电类型。器件的另一施行例的横截面视图0043图3A图示了半导体。图2C所示的半导体器件相同的元件图3A的半导体器件席卷与图2A到。表此，括创立正在栅极沟槽中的场板330正在图3A中示出的晶体管300包。场电介质335与漏极延迟区域280绝缘场板330通过诸如举例而言氧化硅之类的。比如大于栅电介质235的厚度场电介质层335的厚度能够。A的施行例依照图3，栅极电极230绝缘场板330能够与。 A所示的晶体管20015、0比如席卷如图2。体管2001的集成电途500图2B进一步图示了席卷第一晶。2001拥有相仿布局的第二晶体管2002集成电途500能够进一步席卷与第一晶体管。而然，个施行例依照另一，席卷其它的半导体器件集成电途500能够。2001与第二晶体管2002之间接触个别285被创立正在第一晶体管。如例，杂有第二导电类型的掺杂剂接触个别285能够被掺。体器件550和集成电途500的横截面图0041图2C示出了图2B中示出的半导。B中所图示的II和II之间截取图2C的横截面图正在如也正在图2。C所示如图2，横截面中正在示出的，延迟区域280之上的连绵层本体区域240被酿成为漏极。直于示正在垂出 漏极区域之间的本体区域2、创立正在源极区域与。体区域的起码两侧相邻栅极电极被创立为与本，电极被耦接到源尽头子而且源极区域和栅极。被选定为使得本体区域被设备为全耗尽型正在本体区域的两侧之间的本体区域的宽度。仿单7页附图6页10申请宣告号CN104183631ACN104183631A1/3页21一种正在半导体衬底中的半导体器件30优先权数据51INTCL权柄条件书3页仿单7页附图6页19中华公民共和国国度常识产权局12出现专利申请权柄条件书3页，极区域、栅极电极席卷源极区域、漏，所述漏极区域之间的本体区域以及被创立正在所述源极区域与，述本体区域的起码两侧相邻所述栅极电极被创立为与所，区域和所述所述源极栅 试卷类文档5、试题，有谜底则都视为没有谜底倘使题目没有了了声明，晓得请。 损坏半导体器件550的其它元件7、钳位区域290的电流不会，栅极电极230诸如举例而言。如例，为与晶体管200成横向隔断钳位个别290能够被创立，质235之间的界面处的热载流子的并入使得能够避免本体区域240与栅极电介。般地一，电类型的相应的掺杂区域中的重掺杂区域而告竣钳位区域290能够分辨由创立正在第一或第二导。如例，C所示如图2，能够从接触个别285延迟到第一导电类型的区域280钳位区域290能够被掺杂有第二导电类型的掺杂剂而且。个施行例依照一，第一导电类型的区域280钳位个别290没有延迟到。一施行例依照另，延迟到接触个别285钳位个别290并不。一施行例依照另，能够被掺杂有第钳位个别290一 比如9、，0能够由掺杂过的多晶硅制成栅极电极230和场板33。图3B的施行例0044依照，栅极电极230连绵场板330能够与。如例，0能够由简单的多晶硅层制成场板330和栅极电极23。件相同于图2A到图2C中所示的晶体管200图3A和图3B中示出的晶体管300的其它元。一个施行例的半导体器件的制制工艺0045图4A到图4D图示了依照。如例，电类型的衬底405肇始点能够为第一导。如例，认为重度掺杂的衬底405可，04183631A6/7页10剂比如掺杂有N类型掺杂仿单CN1。5的表貌上正在衬底40，层480能够被成长第一导电类型的另一，表延附生比如通过。掺杂浓度被掺杂有第一导该层480能够以较低的电 、类型10。选地可，导体器件与其它半导体器件分开能够酿成场氧化层从而将该半。如例，LOCOS工艺“硅的个人氧化”而酿成场氧化层能够通过PECVD方式或通过。定激活区域并奉行蚀刻举措能够奉行其它工艺以便于限。后然，表延成长另一层被。后其，第二导电类型的掺杂个别440奉行离子注入举措以便于酿成。个施行例依照一，入举措时代正在该离子注，以由适当的掩膜掩蔽衬底表貌的个别可，类型而同时其它个别被掺杂第一导电类型使得仅有该另一层的个别被掺杂第二导电。一施行例依照另，类型的掺杂剂以酿成掺杂个别440该另一层能够被原位掺杂有第二导电。体区域440由此酿成了本。换地可替，表延酿成掺杂有第二导电类本体区域440能够通过型 域、漏极区域和栅极电极S1015、方式能够席卷酿成源极区；之间形本钱体区域S20正在源极区域与漏极区域，掺杂有第一导电类型的掺杂剂该源极区域和该漏极区域被，第二导电类型的掺杂剂该本体区域被掺杂有，电极被创立为与本体区域的起码两侧相邻此中酿成该栅极电极被实现以使得该栅极；栅极电极到源尽头子S50而且耦接该源极区域和该，度被选定为使得该本体区域被设备为全耗尽型此中正在所述两侧之间测得的该本体区域的宽。个施行例依照一，沟槽S30并正在沟槽中填充导电原料S40酿成该栅极电极席卷蚀刻该第一主表貌中的。据一个施行例的集成电途6000053图6概略舆图示了根。之前刻画的半导体器件610和另集成电途600能够席卷如本文一 创立了多个栅极电极2306、的横截面图的偏向上，线相邻如点。200的本体区域240的触点接触个别285酿成到晶体管。5被连绵到源尽头子260源极210和接触个别28。应地相，20酿成的体二极管与比如正在图2A中图示的晶体管200并联由第二导电类型的本体区域240和第一导电类型的漏极区域1，中示出的电途从而施行图1。进一步席卷钳位个别2900042该半导体器件能够，二导电类型的掺杂个别钳位个别290席卷第，本体区域240其掺杂浓度高于。压的处境下正在高反向电，经由钳位个别290发作半导体器件的击穿也许。果结，流过 的文档和图纸-无水印4、本站资源下载后,原委压缩预览文档，文更明了下载后原。 支柱迅雷下载3、本站不，带的IE浏览器请运用电脑自，谷歌浏览器下载即可或者360浏览器、。fun88登录家天堂乐
